
LLMとGPUとネットワーク MPLS Japan 2023

Yuya Kawakami Senior Network Architect, SoftBank

はじめに

- この発表資料は公開情報をもとに作られています
 - 図を自分で書かずに引用してURLを明記しているのはこれを明示するためです
- 間違っている部分があれば遠慮なくお知らせください

続々と公開される日本語LLM









生成AIのためのGPU投資が加熱



【独自】政府がソフトバンクの生成AI向けに補助金約50億円







【テレ東BIZ



政府はソフトバンクの牛成AI開発に 約50億円の補助金を交付する方針を

政府は、ソフトバンクが牛成AIを開発するのに必要なスー パーコンピューター事業に対し、補助金約53億円を交付 する方針を固めた。明日にも発表する。

ソフトバンクは、独自の生成AIの開発に向けてスパコンを 含むクラウドシステムを増強する。牛成AIの開発には高い 計算処理能力をもつAI向けのスパコンの整備・確保が欠か せないとされ、経済産業省は6月のさくらインターネット への支援決定に続き、"AIスパコン"への支援を強化してい



ソフトバンクは米エヌビディアから 半導体を調達しAIスパコンを整備す

ソフトバンクの宮川潤一社長は5月の決算会見時に独自の 牛成AI開発を表明しており、ソフトバンクグループの孫正 義会長兼社長も4日、「(生成AI開発に向け)あらゆるこ とをやる」と述べていた。ソフトバンクの事業計画では、 米・半導体企業のエヌビディアからAI開発に適した半導体 GPU (画像処理半導体)を2240基調達するとしていて、 これにより国内でトップクラスのAIスパコンを整備するこ とになる。


総事業費は約200億円で、経済産業省はそのうち約160億

https://www.itmedia.co.ip/news/articles/2306/16/news117.htm

https://news.vahoo.co.ip/articles/f83edd682bfd4b15bcf8e015b6cc845872223758

LLM (Large Language Model / 大規模言語モデル)

● 大規模なデータセットとディープラーニングを用いることで精度を高めた自然言語処理(NLP)のモデル



最近の主要な世界のLLM

モデル	開発組織	公開年月	パラメータ数	学習データ	モデルの公開先
GPT-3	OpenAl	2020年6月	175B	570GB	-
GPT-3.5	OpenAl	2022年3月	355B	N/A	-
GPT-4	OpenAl	2023年3月	非公開	N/A (推定825TB)	-
PaLM 2	Google	2023年5月	非公開(推定340B)	-	-
LLaMA2	Meta	2023年7月	7B/13B/70B	-	https://huggingface.c o/meta-llama

最近の主要な日本語特化型LLM

LLM-jpがまとめを作ってくれています https://github.com/llm-jp/awesome-japanese-llm

モデル	開発組織	公開年月	パラメータ数	学習データ	モデルの公開先
<u>Rinna-3.6B</u>	Rinna	2023年5月	3.6B	-	https://huggingface.co/r inna/japanese-gpt-neox- 3.6b
<u>OpenCALM</u>	CyberAgent	2023年5月	7B	-	https://huggingface.co/c yberagent/open-calm-7b
japanese-large-lm	LINE	2023年8月	1.7B/3.6B	650GB	https://huggingface.co/l ine-corporation/japanese -large-lm-3.6b
<u>Japanese</u> <u>StableLM Alpha</u>	Stability Al	2023年8月	7B	750B Token	https://huggingface.co/s tabilityai/japanese-stabl elm-instruct-alpha-7b
Weblab-10B	東京大学 松尾研究室	2023年8月	10B	-	https://huggingface.co/ matsuo-lab/weblab-10b
PLaMo-13B	Preferred Networks	2023年9月	13B		https://huggingface.co/p fnet/plamo-13b
LLM-jp-13B	LLM-jp (NII)	2023年10月	13B	約300B億 Token	https://huggingface.co/l lm-jp/llm-jp-13b-v1.0

LLMの学習にかかる時間

LINE社のjapanese-large-lmの事例では1.7Bのモデルの構築のためにNVIDIA社のA100 80GB換算で4000GPU時間を使用



さらに大規模なモデルの構築にはとてつもないGPU時間とメモリが必要

最終的な学習には約650GBのコーパスを利用していますが、英語の大規模コーパスとして一般的に用いられているもの(Pileコーパス)が約800GBであることを踏まえると、我々のデータも遜色ない大きさであると言えます。

本モデルの構築に要した時間について、例えば1.7BモデルについてはA100 80GBで換算し、約4000GPU時間を費やしています。

https://engineering.linecorp.com/ja/blog/3.6-billion-parameter-japanese-language-model

LLMの学習にかかる時間とコスト(Google Cloud)

180Bのモデルの構築をクラウドで行うとH100で55日と24.2億円がかかる

モデルサイズ	トークンサイズ	想定マシンリソース	想定マシンリソースと学習期間		
7B	2B	TPU v5e - 38 Days TPU v4 - 1 Day A100 (40G) - 6 Days H100 - 2 Day	The street of th	\$ 290k \$ 460k \$ 550k \$ 629k	
13B	2B	TPU v5e - 71 Days TPU v4 - 3 Day A100 (40G) - 6 Days H100 - 2 Day	THUS THUS OF CHIS	\$ 525k \$ 845k \$ 550k \$ 629k	
40B	2B	TPU v5e - 38 Days TPU v4 - 1 Day A100 (40G) - 11 Days H100 - 4 Days	TPUN TPUN GPUN GPUN	\$ 290k \$ 460k \$ 1M \$ 1.1M	435M JPY = 4.35億円
70B	2B	TPU v5e - 384 Days TPU v4 - 14 Days A100 (40G) - 61 Days H100 - 21 Days	TPUM TPUM TPUM TPUM TPUM TPUM	\$ 2.9M \$ 4.6M \$ 5.5M \$ 6.2M	690M JPY = 6.90億円 825M JPY = 8.25億円 930M JPY = 9.30億円
180B	2B	TPU v5e - 986 Days TPU v4 - 37 Days A100 (40G) - 157 Days H100 - 55 Days	1918 1918 1918 1918	\$ 7.2M \$ 11M \$ 14.1M \$ 16.1M	1,080M JPY = 10.8億F 1,650M JPY = 16.5億F 2,115M JPY = 21.2億F 2,415M JPY = 24.2億F


https://twitter.com/myoshimu/status/1714459784446140723

※Google Cloud Japan でAI Consultantをしている方の個人的見解

※ 40BのTPU v5e/v4の値は7Bと同じ値になっておりコピペ&編集ミスだと思われる

LLMの学習にかかる時間(Meta)

LLaMA2 70Bの学習には2,000基のA100で1.7M GPU時間(36日)を使用



https://atscaleconference.com/videos/networking-for-genai-training-and-inference-clusters/

LLMの学習にかかる時間を短縮するには?

- 利用するGPUの枚数を筐体内で増やして分散・並列化する
- 利用する筐体の台数を増やして分散・並列化する



筐体内のGPU間の通信や筐体間の通信がボトルネックになる



いかにしてGPUの内部バスに近い性能の通信を実現するかが課題


※この分野はNVIDIAの独壇場なのでNVIDIAの宣伝っぽい感じになってしまいますが 最先端で何が起きているのかを知るためにも紹介します

AI/MLのためのネットワーク

● 学習のパフォーマンスが生命線



GPUのための超広帯域、低遅延、ロスレスなネットワークが必要



GPUとGPU通信の高速化

NVIDIA データセンター向けGPU (NVIDIA Tesla)

各アーキテクチャのハイエンドモデルのスペック

※メモリ帯域幅や消費電力はSXMフォームファクタ

アーキ テクチャー	モデル	発表	CUDA コア数	Tensor コア数	メモリ 容量	メモリ 帯域幅	NVLink 帯域幅	PCIe 帯域幅	消費電力
Pascal	P100	2016/4	3,584	_	16 GB	732 GB/s	160 GB/s	32 GB/s	250 W
Volta	V100	2017/5	5,120	640	32 GB	900 GB/s	300 GB/s	32 GB/s	300 W
Turing	T4	2018/9	2,560	320	16 GB	320 GB/s	-	16 GB/s	70 W
Ampere	A100	2020/5	6,912	432	80 GB	2,039 GB/s	600 GB/s	64 GB/s	400 W
Hopper	H100	2022/10	14,592	456	80 GB	3,350 GB/s	900 GB/s	128 GB/s	700 W





H100 SXM




https://www.nvidia.com/ja-jp/data-center/v100/


https://www.nvidia.com/ja-jp/data-center/a100/

https://www.nvidia.com/ja-jp/data-center/h100/

NVIDIA GPU Direct v2 - Peer-to-Peer

- 通常はCPUと共有メモリを介してデータのやりとりを行うため遅い
- PCIeバス経由でGPUメモリ同士で直接データを転送することで高速化






https://www.anandtech.com/show/4198/nvidia-announces-cuda-40

NVIDIA NVLink


- GPU同士で直接通信するインターコネクトの独自規格
 - 通信規格やプロトコルの詳細は不明
- PCIeバスよりも一桁高速
 - A100のNVLink3は600GB/s (4.8Tbps)
 - H100のNVLink4は900GB/s (7.2Tbps)
- リンクあたり50GB/sでリンク数を増やしている




https://developer.nvidia.com/blog/upgrading-multi-gpu-interconnectivity-with-the-third-generation-nvidia-nvswitch/

NVIDIA NVSwitch

- 2つ以上のGPUを相互接続するためのNVLinkのスイッチ
- 筐体内部で複数GPUを搭載するDGXシリーズで利用される




DGX A100用 NVSwitch (第2世代)



https://www.nvidia.com/ja-jp/data-center/dgx-a100/

NVIDIA GPU Direct v3 - RDMA

- RDMA = Remote Direct Memory Access
- ネットワークを介してリモートホストのGPUのメモリに直接データを送る
- RDMAのために使用される通信規格がInfiniBand



https://keeneland.gatech.edu/software/gpudirect.html

InfiniBandのGPUクラスタ

InfiniBand (IB)

- HPCやストレージで使われている高信頼性・高可用性の通信技術
- InfiniBand Trade Associationで規格化
- AI/MLではGPU間のRDMAおよび高速ストレージアクセスを実現するために 使用される

世代		レーンあたり実効帯域	4レーン(4X)実効帯域	12レーン(12X)実効帯域
SDR	Single Data Rate	2Gbps	8Gbps	24Gbps
DDR	Double Data Rate	4Gbps	16Gbps	48Gbps
QDR	Quad Data Rate	8Gbps	32Gbps	96Gbps
FDR	Fourteen Data Rate	14Gbps	56Gbps	168Gbps
EDR	Enhanced Data Rate	25Gbps	100Gbps	300Gbps
HDR	High Data Rate	50Gbps	200Gbps	600Gbps
NDR	Next Data Rate	100Gbps	400Gbps	1200Gbps
XDR	eXtended Data Rate	200Gbps	800Gbps	2400Gbps

InfiniBandの特徴

- 広帯域
 - 内部バスを外部に延長するコンセプト
- ロスレス
 - クレジットベースのフローコントロールにより輻輳制御
- 低レイテンシー
 - HCA(ConnectX-6): 600ns
 - スイッチ(QM8700): 90ns
- ノンブロッキング
 - HoL Blockingを防ぐため物理リンク毎に最大16個のバーチャルレーン(VL)があり それぞれのVLでキューイングが行われる
 - データ用に15個のVL、管理用に1個のVL(VL15)


NVIDIA DGX

- NVIDIAが提供するGPUサーバアプライアンス
- CPU、OS (DGX OS)、8-GPU HGX、ConnectXがバンドルされている
- A100 80GBが8枚のDGX A100と、H100が8枚のDGX H100がある

DGX A100



DGX H100



https://www.nvidia.com/ia-ip/data-center/dgx-a100/

https://www.nvidia.com/ja-jp/data-center/dgx-h100/

NVIDIA DGX SuperPOD


- NVIDIAが提供するDGXのGPUサーバクラスタ
- ◆ ネットワーク、ストレージ、管理系まで全部一式で提供される
 - ノード: DGX A100/H100, ストレージ(任意), UFM(IBSM), Mgmt(管理ノード)
 - NW: Compute(IB), Storage(IB), In-Band-Management(Eth), Out-of-Management(Eth)
- 現行はほぼA100。最近H100の導入報道が出てきた
 - <u>DeepL、ヨーロッパで最大規模のNVIDIA DGX H100 SuperPODを導入</u> (2023年8月2日)



https://www.nvidia.com/ja-jp/data-center/dgx-basepod/

NVIDIA DGX SuperPOD A100のアーキテクチャ


- 20台のDGX A100をSU(Scalable Unit)として140台(7SU)までサポート
- <u>Reference Architectureの資料</u>にだいたい書いてある
- InfiniBand HDR (200Gbps)のFabric



https://images.nvidia.com/aem-dam/Solutions/Data-Center/gated-resources/nvidia-dgx-superpod-a100.pdf


NVIDIA DGX SuperPOD H100のアーキテクチャ

- 32台のDGX H100をSU(Scalable Unit)として2048台(64SU)までサポート
- Reference Architectureの資料にだいたい書いてある(2023年9月公開)
- InfiniBand NDR (400Gbps)のFabric



Gbps NDR

Gbps NDR




https://docs.nvidia.com/https:/docs.nvidia.com/dax-superpod-reference-architecture-dax-h100.pdf

NVIDIA DGX SuperPOD A100のCompute Fabric

- GPU間でRDMAの通信を行うFabric
- Fat-Treeトポロジーで構築されているが、いつものやつと何かが違う
 - 1つのノードが8台のLeafに接続する
 - 7SU (140ノード)のときのスイッチの台数はLeafよりSpineが多くなる!

Rail-optimized TopologyとFull Bisection Bandwidthがキーワード






Table 3. Compute fabric switch and cable counts


Nodes	CII-	QM8790 Switches			Cables		
	SUs	Leaf	Spine	Core	Leaf	Spine ¹	Core
20 (Single SU)	1	8	5		160	164	
40	2	16	10		320	324	
60	3	24	20		480	484	
80	4	32	20		640	644	
120	6	48	80	24	960	964	960
140 (DGX SuperPOD)	7	56	80	28	1120	1124	1120
UFM Appliance is connected to two different spine switches.							

The compute fabric uses NVIDIA Quantum QM8790 switches (Figure 6).

https://images.nvidia.com/aem-dam/Solutions/Data-Center/gated-resources/nvidia-dgx-superpod-a100.pdf

NVIDIA DGX A100 の内部構成


- A100 80GB GPU 8枚に対してそれぞれ 200G IB NICが1枚割り当てられている
 - GPUとNICの間はPCIe Gen 4で接続
 - っ GPU間はNVSwitchで接続




https://www.microway.com/hpc-tech-tips/dgx-a100-review-t hroughput-and-hardware-summary/

Rail-optimized Topology

- 複数のノードの同じ番号のNICを同じLeafに収容するトポロジー
 - NCCLは複数のノードでAll-reduce演算を行うときに同じGPU番号を使用する
 - パフォーマンスを最大化するためにはGPUの数に対応したNICでMulti-rail構成を取る
 - Multi-rail構成においてRDMAを行うときにはGPUから一番近いNICを使う
 - クラスタサイズを最大化するには**サーバに搭載するGPUの枚数だけLeafスイッチを用意**する
- ToR構成が取りづらいので物理配線が地獄
 - AOCだとパッチパネルも使えなくなるのでもっと地獄




https://docs.coreweave.com/networking/hpc-interconnect



https://developer.nvidia.com/blog/doubling-all2all-performance-with-nvidia-collective-communication-library-2-12/

バイセクションバンド幅 (Bi-section Bandwidth)


- 全ての計算ノードが全力で通信した時にシステム全体で達成しうる通信性能 の下限
- 計算ノードを二分割したときのグループ間の通信帯域幅の最低値



https://www.acri.c.titech.ac.jp/wordpress/archives/2870


Constant Bisection Bandwidth(CBB)

- バイセクションバンド幅が定数になるネットワーク
 - o LeafでオーバーサブしているようなCLOSトポロジー
- バイセクションバンド幅1200Gbps、2:1 OversubcriptionのCBBの例
 - ダウンリンク: 2x48x25Gbps = 2400Gbps
 - アップリンク: 2x6x100Gbps = 1200Gbps




Full Bisection Bandwidth (FBB)

- クラスタ内の任意の半数のノードが同時に残り半分のノードにデータを 送信してもネットワーク内での競合が発生しないネットワーク
 - 各スイッチのオーバーサブ率は1:1以上である必要がある
- バイセクションバンド幅3200Gbps、1:1 OversubcriptionのFBBの例
 - ダウンリンク: 4x8x100Gbps = 3200Gbps
 - アップリンク: 2x16x100Gbps = 3200Gbps



DGX A100 SuperPOD 1SUのフルバイセクション構成

- バイセクションバンド幅32,000Gbps、1:1 Oversubsctiption
 - サーバからの帯域: 20x8x200Gbps = 32,000Gbps
 - Leaf/Spine間の帯域: 8x5x4x200Gbps = 32,000Gbps



DGX A100 SuperPOD 7SUORail-optimized Topology

- SU間でもRail-optimizedな構成にするためにSpine Groupを構成する
 - SUをまたぐノード間の同一GPU番号の通信をSpineで折り返せるようにする
 - 各SUのLeaf 1番をSpineのグループ1番に収容する→8グループ必要
 - フルバイセクション構成にする→各Spineグループには10台のSpineが必要
 - 全部でSpineは80台必要

Core 2 Core 1 CG 2 CG 1 Spine 10 Spine 71 Spine 80 Spine 1 SG 1 SG 8 Leaf 8 Leaf 49 Leaf 1 Leaf 56 Node 20 Node 121 Node 140 Node 1 SU₁ SU 7

Figure 4. Compute fabric topology for a 140-node DGX SuperPOD

https://images.nvidia.com/aem-dam/Solutions/Data-Center/gated-resources/nvidia-dgx-superpod-a100.pdf

InfiniBand Adaptive Routing

- 負荷が一番少ないポートからトラフィックを転送することで 特定のリンクの輻輳を回避する
 - InfiniBandのStatic Routingでは特定のデータフローは特定のパスだけを通る
 - 複数の広帯域データフローが1つのリンクに集中してしまうと輻輳が発生してしまう
- Out-of-Orderが発生するのでHCA(サーバのNIC)でリオーダーする



https://developer.nvidia.com/zh-cn/blog/accelerating-your-network-with -adaptive-routing-for-spectrum-ethernet/

※図はEthernetのAdaptive Routingですが概念やイメージは同じ


34

Ethernet-based Network

HPCにおけるEtherent

- HPCのTOP500のInterconnectのシェアはEthernet 45% vs Infiniband 40%
- それなりのパフォーマンスのシステムを比較的安価につくることができる
 - TOP500の上位はカスタムとかInfiniBand





https://www.top500.org/statistics/list/ (2023/June)

Ethernetを採用するモチベーション

- コスト
 - 安く作りたい
- マルチテナンシー
 - トラフィックを分離してセキュリティを確保したい
- 複数ジョブのパフォーマンス隔離
 - 複数のJobの間でパフォーマンスの影響を排除したい
- SDN
 - コンピュートとネットワークの動的なプロビジョニングを行いたい
- 既存のサービスとの連携
 - クラウドプロバイダ内で提供されている他のサービスと連携を行いたい
- セキュリティとコンプライアンス
 - パケットブローカーやIDSとの連携を行いたい
- オープン化
 - SONiCなどのオープンなソフトウェアを使って構築したい

37


EthernetでAI/ML学習用ネットワークを作るには

InfiniBandのような特性を持ったネットワークを作る必要がある

- **Lossless**: パケットをDropしないようにすること
 - RDMAはInfiniBandのロスレスを基本としているので再送に弱い(Go-Back-N)
 - QoSと輻輳制御でパケットを落とさないようにする
 - o EthernetはCSMA/CDのプロトコル
- Effective Load Balancing: 帯域を有効活用して輻輳を防ぐこと
 - そのまえにPure L2ではマルチパスできないのでIP Fabricが必要
 - InfiniBandのAdaptive Routingに相当する機能が必要

RoCEv2 (RDMA over Converged Ethernet)

- InfiniBandのRDMAをEthernet/IPネットワークで実現するための技術
- IBのトランスポート(BTH)をUDPの上に乗せる



https://www.keysight.com/blogs/tech/traf-gen/2021/04/19/understanding-real-rocev2-performance

RoCEv2のためのLossless Ethernet Configuration

- **ETS** (Enhanced Transmission Selection)
 - ホスト側の技術
 - 送信トラフィックにQoSを行う
- PFC (Priority Flow Control)
 - スイッチ側の技術
 - VLAN CoSまたはIP ToSで優先度制御を行い、 優先度キューごとにXoff/Xonで制御する。
- ECN (Explicit Congestion Notification)
 - スイッチ側+ホスト側の技術
 - IP ToSのECNの2-bitを使用して輻輳を制御する
 - 途中のスイッチが輻輳を検知するとビットを立ててCongestion Experienced(CE)を通知
 - CEを受け取った受信側ホストはCongestion Notification Packet(CNP)を送信側ホストに通知し、トラフィック送信を抑制してもらう
 - ※CNPはInfiniBandのBTH内で示される

ECN (Explicit Congestion Notification)

- IP ToS(ECN)の2bitで輻輳制御を実施
- 輻輳を検知したらRED (Random Early Detection): [REDはoptionであることが多い]
- 輻輳時は全てのバケットにECN CE(11)をマーキング
- ReceiverはSenderにCNPを送信、Senderは送信レートの制限を実施
- **・ エンドノード間の帯域制御によって輻輳を根本的に解決**




https://www.janog.gr.jp/meeting/janog52/wp-content/uplo ads/2023/06/janog52-aiml400-uchida-koshoji.pdf

NVIDIA ZTR (Zero Touch RoCE)


- DCQCN (PFC+ECN)の設定を行わずにLossless Ethernetを実現する仕組み
 - NVIDIA独自の仕組み
 - DCQCNの手動設定の98-99%程度のパフォーマンスをゼロタッチで実現できる
 - o Round-Trip Time Congestion Control (RTTCC)と一緒に使う
 - NIC側 = ConnectXに設定する
- MicrosoftがAzure Stack HCIで採用している

LATENCY MEASUREMENT FOR NETWORK CONGESTION CONTROL



Adaptive Routing / Dynamic Load Balancing


- ポートの使用率やキューの使用状況に基づいて動的に経路を選択する
- RoCEv2のECMP+ハッシュによるフローの偏りをなくすことができる
 - Spectrum + Cumulus Linuxの場合ポートごとの帯域使用率のしきい値で発動を制御
 - Flowlet (Flowの時分割)単位ごとに振り分ける
- BroadcomのTomahawk 4では Dynamic Load Balancingという機能
 - リオーダーをどこでやっているのかはよくわからない



https://www.keysight.com/blogs/tech/traf-gen/2021/04/19/understanding-real-rocev2-performance

マルチテナンシーRoCEv2の実現

- マルチテナンシーを実現するためにはネットワークのIsolationが必要
 - クラウドサービス的な学習環境が提供可能になる
- 従来の方法で実現可能
 - o EVPN-VXLANによるL2VPN
 - VLAN+VRF (やりたくない)
- EVPN-VXLANによるL2VPNで実現する場合
 - PFCのDSCPをOuterのIPヘッダにコピーする機能が必要
 - サーバ側で設定されたDSCPを信用する必要があることに注意



https://docs.nvidia.com/networking/display/onyxv3102202/vxlan

Ethernet GPU Fabric - ベンダーの動向

※個人の印象です

- NVIDIA、Cisco、Broadcom系の3大勢力を感じる
- NVIDIAはSpectrumシリーズ
 - 100G/200G/400G/800Gと揃っていて、ライブラリからNICまで全部持っているので RoCEv2でもNVIDIA Spectrumを使って垂直統合で組む人が多い印象
 - 特にA100用の200GはService Provider系のベンダーはあまり製品を持ってない
- CiscoはNexusシリーズ
 - 現在はCloud Scale ASICがほとんど。これからSilicon Oneでも出てくる?
 - Preferred Networksは<u>Nexus 9000シリーズでRoCEv2を使用</u>しMN-2を構築
- Broadcom系
 - Arista: <u>MetaのAIプラットフォームで7800シリーズが使われている</u>らしい
 - Juniper: <u>SambaNova社でQFX5200を使用</u>してMLクラスタを構築
 - WBS+SONiC: 公開事例なし?

CyberAgentさんの事例

- DellのPowerEdge XE9680にHGX H100を搭載
- NICはConnectX-7で400GbE (RoCEv2)
- スイッチはNVIDIA SN4700でフルバイセクション Fat-Treeトポロジー
- Lossless Ethernet + Adaptive Routing



インターコネクト設計

構築・運用しやすい構成

- ネットワーク構成はFat-Treeを採用
- BGP Unnumberedを採用
- メンテナンス時はG-shut communityによる迂回
- L2 延伸しない(L2は1台のLeafで閉じる)

フローの偏りの抑止

- LAGを使わない
- Adaptive Routing によるフローの偏りを解消

RoCEv2への対応

- フルバイセクション
- Lossless Ethernetへの対応
- PFC、ECN(CNP)、ETS
- 400GbEへの対応




20

https://www.janog.gr.jp/meeting/janog52/wp-content/uploads/2023/06/janog52-aiml400-uchida-koshoji.pdf

Scheduled Fabric

- Fat-TreeトポロジーのFabricをEtherent/IPベースではなくVOQベースで 実装したFabric
 - シャーシ型スイッチのアーキテクチャ
 - Leafがラインカード、Spineがスイッチファブリック
- パケットまたはそれより細かい単位(Cell等)でスイッチングする
- クレジットベースで転送するのでロスレス
- リンク負荷に応じて均等に振り分けるので 輻輳が発生しない
- 製品・導入事例はまだなさそう?



https://www.arista.com/assets/data/pdf/Whitepapers/Al-Network-WP.pdf


46

Broadcom Scheduled Fabric

- LeafにJerico系、SpineにRamon系を使用したFabric
 - 現行はJerico2C+ & Ramon
 - 次世代はJerico3-AI & Ramon3
- 実装はDriveNets DDCが有力?
 - o 2023-10-17にJerico3-AI & Ramon3の"Network Cloud-AI"のプレスリリース

Switch scheduled fabric Standard Ethernet I/O Leaf: switching, forwarding, queuing, scheduling Spine: forwarding at low power Receiver based scheduling Leaf deployment options ToR/MoR - in the GPU racks In the network rack, with spines

Perfect Load Balancing





https://www.youtube.com/watch?v=fMKg0Y0jPHk

BROADCOM

Cisco OScheduled Fabric

- Silicon OneのスイッチでLeaf-SpineをVOQ Fabricモードで動作させる
 - o Unscheduled Ethernet fabric に対して Fully scheduled fabric と呼んでいる
- Spray and Reorder
 - Ingressではパケットごとに出カリンクに対して均等に分散して送出される(Spray)
 - Egressでパケットを並び替える(Reorder)
- ボックス型のSilicon One Nexusで対応?





https://www.cisco.com/c/en/us/solutions/collateral/silicon-one/silicon-one-wp.html

https://www.cisco.com/c/en/us/solutions/collateral/silicon-one/ evolve-ai-ml-network-silicon-one.html

シャーシ型スイッチによるクラスタの構築

- Pizza Box SwitchでScheduled Fabricを組むぐらいならシャーシ型で 組んでしまえばいいのでは?
- Arista 7816R3 (576 x 400G) 2台で576 GPU (DGX 72台)のクラスタ
 - BroadcomのJerico 2C+ラインカード & Ramonファブリックの構成





Figure 20: Al Spine Interconnect

https://www.arista.com/assets/data/pdf/Whitepapers/Al-Network-WP.pdf

NVIDIA Spectrum-X Network Platform

- NVIDIAが提供するEthernetベースのAI/MLクラスタ用ネットワークプラットフォーム
 - SuperPODのようなリファレンスアーキテクチャはまだ公開されていない
 - ホワイトペーパーは入手可能
- Spectrum-4 (400G/800G)とBlueField-3 DPUの組み合わせ


Figure 4. Typical Spectrum-X Network Topology



https://nvdam.widen.net/s/6lmkmc8lgg/nvidia-spectrum-x-whitepaper

NVIDIA Spectrum-X Network Platform


- Flowletやポート使用率ベースではなく、Packet単位でロードバランスする
 - Spectrum-4 Adaptive Routing
- BleField-3 DPUで受信したパケットを並び替える
 - NVIDIA Direct Data Placement (DDP)



https://nvdam.widen.net/s/6lmkmc8lgg/nvidia-spectrum-x-whitepaper

NVIDIA Israel-1

- NVIDIA Spectrum-X Network Platformを使用してイスラエルで建設中の スーパーコンピュータ
 - 2023年末頃にできあがるらしいので、そのあとちょっとしてから リファレンスアーキテクチャが公開されるかもしれない



https://www.timesofisrael.com/nvidia-taps-into-israeli-innovation-to-build-generative-ai-cloud-sup LLMとGPUとネットワーク / @yuyarin / 2023-10-26 / MPLS Japan 2023

Ultra Ethernet Consortium (UEC)

- AI/MLなどのHPCのためのEthernetの通信規格の実現を行う団体
 - o RoCE プロトコルを Ultra Ethernet Transport に置き換えることを目指している
 - o Multipath/Spraying, Congestion Notificationなどにより効率化を行う

• 活動内容

- Ethernet通信におけるプロトコル、電気的/光学的信号特性、APIおよびデータ構造
- 既存のリンクおよびトランスポートプロトコルを拡張または置き換えるための、リンクレベルおよびエンドツーエンドのネットワークトランスポートプロトコル
- AIやマシンラーニング、HPC環境に適したリンクレベルおよびエンドツーエンドでの輻輳、 テレメトリ、信号のメカニズム
- さまざまなワークロードおよび動作環境を促進するソフトウェア、ストレージ、セキュリティの構成


設立メンバー

 AMD、Arista、Broadcom、Cisco、Eviden(an Atos Business)、HPE、Intel、Meta、 Microsoft

最新の研究動向

フルバイセクションバンド幅は必要なのか?

- Metaの32K GPUクラスタ構想では7:1のオーバーサブスクリプション
 - LLMの学習においては実際にフルバイセクション構成が必要ない



https://atscaleconference.com/videos/networking-for-genai-training-and-inference-clusters/

フルバイセクションバンド幅は必要なのか?

- 2023-07-22 に投稿された論文でMetaが "rail-only" ネットワークを提案
 - "Optimized Network Architectures for Large Language Model Training with Billions of Parameters"
 - Model Parallel と 1st/2nd Stage のData Parallelのデータ転送量の計測からRail間の通信が それほど多くないことを発見したためRail間の通信をネットワークから除去
 - ネットワーク機器コストを最大75%減らせた





Figure 6: Our proposal: replace the any-to-any connectivity with a *rail-only* connection.




https://huggingface.co/papers/2307.12169

Figure 4: Traffic heatmaps for GPT3 and OPT3-175B.

ネットワークトポロジー

- Fat Tree (folded CLOS)トポロジーではノード数が増えるとホップ数が 増えるし、リンクの本数が多いためコストや消費電力の面で課題がある
- Dragonfly+トポロジーではホップ数が均一になりリンクの数も減らすことが できる






Figure 3. Dragonfly+ topology: reduces total cost of ownership, with fewer long Active Optical Cables

https://network.nvidia.com/files/doc-2020/wp-saving-power-in-the-modern-datacenter.pdf

https://www.hpcwire.com/2019/07/15/super-connecting-the-supercomputers_innovations-through-network-topologies/


HyperX

Hypercube

Routing in Dragonfly+ Topology

- 2023-07-10 に IETF の rtgwg に <u>Routing in Dragonfly+ Topologies</u> と いうInternet-DraftがSubmitされた
 - InfiniBandでは実現可能だったDragonfly+を、IPルーティングでも実現するための実装方式 について提案している
 - 2023-10-14に開催された<u>JANOG52.5</u>では <u>「draft-agt-rtgwg-dragonfly-routingを試して</u> <u>みた」</u>というタイトルのLTがあり、さっそくこのDraftの内容を動かした人がいた

Dragonfly+ってなぁに?



https://www.janog.gr.jp/meeting/janog52.5/doc/lt1_dragonfly-routing.pdf LLMとGPUとネットワーク / @yuyarin / 2023-10-26 / MPLS Japan 2023

まとめ

- LLMのブームにより従来のデータセンターネットワークエンジニアも HPCネットワークを理解して構築できるようになる必要がでてきた
- InfiniBandからEthernetへ、オープン化・コモディティ化の動きがあり 現在進行系で進化している

Special Thanks!!

LINEヤフー 小林さん、CyberAgent 高橋さん&内田さん&小障子さん ネットワンシステムズ 平河内さん